Lagarto: Desarrollo de procesadores Open ISA y S.O. Open Source
Una estrategia para impulsar el desarrollo de una industria nacional de TIC
#Activities
Próximos Eventos
CORE 2021, Formato virtual, IPN Ciudad de México
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
Noviembre 15 - 19, 2021
Visita la página del Taller, da clic aquí
O bien, viisita la página del CORE, da clic aquí
RC2021, Reunión Anual de la Red de Investigación en Computación
Formato virtual, IPN Ciudad de México
Taller: Spike Un simulador de Sistemas RISC-V para la académia
Noviembre 19, 2021 de 10:00-12:00hs
Visita la página Red de Investigación en Computación de IPN, para conocer el programa.
RC2021, Reunión Anual de la Red de Investigación en Computación
Formato virtual, IPN Ciudad de México
Taller: Explorando Lagarto RISC-V para la académia
Noviembre 19, 2021 de 17:00-19:00hs
Visita la página Red de Investigación en Computación de IPN, para conocer el programa.
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
Noviembre 15 - 19, 2021
Visita la página del Taller, da clic aquí
O bien, viisita la página del CORE, da clic aquí
RC2021, Reunión Anual de la Red de Investigación en Computación
Formato virtual, IPN Ciudad de México
Taller: Spike Un simulador de Sistemas RISC-V para la académia
Noviembre 19, 2021 de 10:00-12:00hs
Visita la página Red de Investigación en Computación de IPN, para conocer el programa.
RC2021, Reunión Anual de la Red de Investigación en Computación
Formato virtual, IPN Ciudad de México
Taller: Explorando Lagarto RISC-V para la académia
Noviembre 19, 2021 de 17:00-19:00hs
Visita la página Red de Investigación en Computación de IPN, para conocer el programa.
Eventos Pasados
Barcelona Supercomputing Center. Formato virtual
Taller de Síntesis. Impartido por Dr. Francesc Moll Echeto
2020
CORE 2020, Formato virtual, IPN Ciudad de México
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
Noviembre 30 - Diciembre 3, 2020
Auditorio ESCOM y Centro de Investigación en Computación. IPN Ciudad de México
Taller: RISC-V Workshop in CDMX
Febrero 28, 2020
1a Semana de la Innovación Tecnológica en la Industria 4.0 - Universidad Politécnica de Texcoco
Texcoco, Edo. de México
Taller: Arquitectura de Computadoras con System Verilog
JUNIO 25 - 27, 2019
Industrial Transformation MEXICO 2019
Poliforum León, León, Guanajuato
Stand: Procesador Lagarto RISC-V
Octubre 9 - 11, 2019
Congreso Internacional CORE 2019
Ciudad de México
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
JUNIO 30 - AGOSTO 2, 2019
Facultad de Ingeniería en Electrónica y Comunicaciones, UV Región Poza Rica
Poza Rica, Veracruz
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
JUNIO 25 - 27, 2019
10th International Supercomputing Conference in Mexico - ISUM 2019
Monterrey, Nuevo León
HPCA: Elemento indispensable para el desarrollo de una industria nacional de TIC
MARZO 29, 2019
10th International Supercomputing Conference in Mexico - ISUM 2019
Monterrey, Nuevo León
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
MARZO 29, 2019
International Workshop in Smart Cities
Poza Rica, Veracruz
Lagarto como plataforma para IoT
MARZO 22, 2019
Congreso Internacional CORE 2018
Ciudad de México
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
SEPTIEMBRE 24 - 29, 2019
Border Tech
Ciudad Juárez, Chihuahua
Lagarto como plataforma para empresas de base tecnológica
SEPTIEMBRE 20 - 21, 2018
Semana de la Ciencia y la Tecnología
Ciudad de México
OCTUBRE 5 - 11, 2017
Congreso Internacional CORE 2017
Ciudad de México
Microarchitecture of the Lagarto I processor
SEPTIEMBRE 25 - 29, 2017
Laboratorio de Cómputo de Alto Rendimiento, UV Región Poza Rica
Poza Rica, Veracruz
Taller: Arquitectura del Procesador Lagarto I
JUNIO 26 - 30, 2017
Taller de Síntesis. Impartido por Dr. Francesc Moll Echeto
2020
CORE 2020, Formato virtual, IPN Ciudad de México
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
Noviembre 30 - Diciembre 3, 2020
Auditorio ESCOM y Centro de Investigación en Computación. IPN Ciudad de México
Taller: RISC-V Workshop in CDMX
Febrero 28, 2020
1a Semana de la Innovación Tecnológica en la Industria 4.0 - Universidad Politécnica de Texcoco
Texcoco, Edo. de México
Taller: Arquitectura de Computadoras con System Verilog
JUNIO 25 - 27, 2019
Industrial Transformation MEXICO 2019
Poliforum León, León, Guanajuato
Stand: Procesador Lagarto RISC-V
Octubre 9 - 11, 2019
Congreso Internacional CORE 2019
Ciudad de México
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
JUNIO 30 - AGOSTO 2, 2019
Facultad de Ingeniería en Electrónica y Comunicaciones, UV Región Poza Rica
Poza Rica, Veracruz
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
JUNIO 25 - 27, 2019
10th International Supercomputing Conference in Mexico - ISUM 2019
Monterrey, Nuevo León
HPCA: Elemento indispensable para el desarrollo de una industria nacional de TIC
MARZO 29, 2019
10th International Supercomputing Conference in Mexico - ISUM 2019
Monterrey, Nuevo León
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
MARZO 29, 2019
International Workshop in Smart Cities
Poza Rica, Veracruz
Lagarto como plataforma para IoT
MARZO 22, 2019
Congreso Internacional CORE 2018
Ciudad de México
Taller: Diseño de la arquitectura del procesador Lagarto RISC-V
SEPTIEMBRE 24 - 29, 2019
Border Tech
Ciudad Juárez, Chihuahua
Lagarto como plataforma para empresas de base tecnológica
SEPTIEMBRE 20 - 21, 2018
Semana de la Ciencia y la Tecnología
Ciudad de México
OCTUBRE 5 - 11, 2017
Congreso Internacional CORE 2017
Ciudad de México
Microarchitecture of the Lagarto I processor
SEPTIEMBRE 25 - 29, 2017
Laboratorio de Cómputo de Alto Rendimiento, UV Región Poza Rica
Poza Rica, Veracruz
Taller: Arquitectura del Procesador Lagarto I
JUNIO 26 - 30, 2017